Hat irgendjemand eine Ahnung, wie diese Features implementiert sind
Interessant dabei wäre für mich, ob diese Teil des Speichercontrollers in der CPU oder über weitere Programmierung im BIOS bzw Firmware abgebildet werden.
Die Foren-SW läuft ohne erkennbare Probleme. Sollte doch etwas nicht funktionieren, bitte gerne hier jederzeit melden und wir kümmern uns zeitnah darum. Danke!
Chipkill, SDDC, Extended ECC, Chipspare
Laut http://www.ece.umd.edu/courses/enee759h ... ipkill.pdf
"In initial Chipkill releases these advanced ECC functions were implemented
through a special ASIC (Application Specific Integrated Circuit) embedded in
the memory DIMM itself. Newer Chipkill designs have seen the Chipkill
functionality moved to the memory controller board allowing the use of
standard SDRAM DIMMS."
"In initial Chipkill releases these advanced ECC functions were implemented
through a special ASIC (Application Specific Integrated Circuit) embedded in
the memory DIMM itself. Newer Chipkill designs have seen the Chipkill
functionality moved to the memory controller board allowing the use of
standard SDRAM DIMMS."
Ich hatte den falschen Link angegeben.
Der Text stammt von IBM:
http://www-05.ibm.com/hu/termekismertet ... ipkill.pdf
Der Text stammt von IBM:
http://www-05.ibm.com/hu/termekismertet ... ipkill.pdf
Meines Wissens gibts da sowohl als auch. Manche Riegel haben häufig einen zusätzlichen Chip welcher innerhalb des Riegels einen Ausfall auffangen können.
Komplettausfälle eines Riegels werden mit einem Mirror aufgefangen. Diese Funktion erledigt meines Wissens der Speichercontroller.
Zu beachten gilt, dass Mirroring einen nicht unwesentlichen Performance-Impact mit sich bringt. Ziemlich gut beschrieben sind RAM-Features und Performance zbsp. auch bei Fujitsu: http://globalsp.ts.fujitsu.com/dmsp/Pub ... -ww-de.pdf
EDIT: Zu Chipspare, da hat man - soweit ich mich richtig erinnere- zwar die volle Performance und ein Riegel wird ebenfals automatisch dazugeschaltet, die Daten des alten Riegels sind aber weg.
Komplettausfälle eines Riegels werden mit einem Mirror aufgefangen. Diese Funktion erledigt meines Wissens der Speichercontroller.
Zu beachten gilt, dass Mirroring einen nicht unwesentlichen Performance-Impact mit sich bringt. Ziemlich gut beschrieben sind RAM-Features und Performance zbsp. auch bei Fujitsu: http://globalsp.ts.fujitsu.com/dmsp/Pub ... -ww-de.pdf
EDIT: Zu Chipspare, da hat man - soweit ich mich richtig erinnere- zwar die volle Performance und ein Riegel wird ebenfals automatisch dazugeschaltet, die Daten des alten Riegels sind aber weg.
-
- King of the Hill
- Beiträge: 13561
- Registriert: 01.10.2008, 12:54
- Wohnort: laut USV-Log am Ende der Welt...
@Martin
Kein Problem. Ich hatte ja absichtlich den Threadtitel so gewählt, daß neben IBM genauso auch Intel, HP, SUN/Oracle etc passen...
@Urs
Danke für den Lesestoff.
Das solche erweiterten ECC-Features mit Performanceeinbrüchen oder Speicherhalbierung einhergehen, war mir vorher klar. Da es mir nur ums grundsätzliche Verständnis und die Realisierung ging, bleiben diese beiden im Produktiveinsatz nicht unerheblichen Punkte von meiner Seite völlig unbetrachtet.
Falls da aber jemand Zahlen unter verschiedenen Plattformen oder CPU-Generationen hat, darf sie hier gerne anhängen. Das würde mich sogar freuen.
Kein Problem. Ich hatte ja absichtlich den Threadtitel so gewählt, daß neben IBM genauso auch Intel, HP, SUN/Oracle etc passen...
@Urs
Danke für den Lesestoff.
Das solche erweiterten ECC-Features mit Performanceeinbrüchen oder Speicherhalbierung einhergehen, war mir vorher klar. Da es mir nur ums grundsätzliche Verständnis und die Realisierung ging, bleiben diese beiden im Produktiveinsatz nicht unerheblichen Punkte von meiner Seite völlig unbetrachtet.
Falls da aber jemand Zahlen unter verschiedenen Plattformen oder CPU-Generationen hat, darf sie hier gerne anhängen. Das würde mich sogar freuen.
Wer ist online?
Mitglieder in diesem Forum: 0 Mitglieder und 3 Gäste