Die Foren-SW läuft ohne erkennbare Probleme. Sollte doch etwas nicht funktionieren, bitte gerne hier jederzeit melden und wir kümmern uns zeitnah darum. Danke!

Chipkill, SDDC, Extended ECC, Chipspare

ESX(i)-taugliche Hardware, HCL .....

Moderatoren: irix, continuum, Dayworker

King of the Hill
Beiträge: 13000
Registriert: 01.10.2008, 12:54
Wohnort: laut USV-Log am Ende der Welt...

Chipkill, SDDC, Extended ECC, Chipspare

Beitragvon Dayworker » 12.06.2013, 21:56

Hat irgendjemand eine Ahnung, wie diese Features implementiert sind :?:
Interessant dabei wäre für mich, ob diese Teil des Speichercontrollers in der CPU oder über weitere Programmierung im BIOS bzw Firmware abgebildet werden.

Profi
Beiträge: 828
Registriert: 18.03.2005, 14:05
Wohnort: Ludwigshafen

Beitragvon Martin » 12.06.2013, 23:43

Laut http://www.ece.umd.edu/courses/enee759h ... ipkill.pdf
"In initial Chipkill releases these advanced ECC functions were implemented
through a special ASIC (Application Specific Integrated Circuit) embedded in
the memory DIMM itself. Newer Chipkill designs have seen the Chipkill
functionality moved to the memory controller board allowing the use of
standard SDRAM DIMMS."

King of the Hill
Beiträge: 13000
Registriert: 01.10.2008, 12:54
Wohnort: laut USV-Log am Ende der Welt...

Beitragvon Dayworker » 12.06.2013, 23:52

Danke für den Link. Witzigerweise wird das darin am Beispiel der Dell PowerEdge 6400 und 6450 Server erklärt.
Was das im Umkehrschluß bedeutet, werde ich hoffentlich nach Lektüre der drei Seiten wissen.

Profi
Beiträge: 828
Registriert: 18.03.2005, 14:05
Wohnort: Ludwigshafen

Beitragvon Martin » 13.06.2013, 08:52

Ich hatte den falschen Link angegeben.
Der Text stammt von IBM:
http://www-05.ibm.com/hu/termekismertet ... ipkill.pdf :twisted:

Experte
Beiträge: 1323
Registriert: 30.03.2009, 17:13

Beitragvon UrsDerBär » 13.06.2013, 09:23

Meines Wissens gibts da sowohl als auch. Manche Riegel haben häufig einen zusätzlichen Chip welcher innerhalb des Riegels einen Ausfall auffangen können.

Komplettausfälle eines Riegels werden mit einem Mirror aufgefangen. Diese Funktion erledigt meines Wissens der Speichercontroller.

Zu beachten gilt, dass Mirroring einen nicht unwesentlichen Performance-Impact mit sich bringt. Ziemlich gut beschrieben sind RAM-Features und Performance zbsp. auch bei Fujitsu: http://globalsp.ts.fujitsu.com/dmsp/Pub ... -ww-de.pdf

EDIT: Zu Chipspare, da hat man - soweit ich mich richtig erinnere- zwar die volle Performance und ein Riegel wird ebenfals automatisch dazugeschaltet, die Daten des alten Riegels sind aber weg.

King of the Hill
Beiträge: 13000
Registriert: 01.10.2008, 12:54
Wohnort: laut USV-Log am Ende der Welt...

Beitragvon Dayworker » 13.06.2013, 11:35

@Martin
Kein Problem. Ich hatte ja absichtlich den Threadtitel so gewählt, daß neben IBM genauso auch Intel, HP, SUN/Oracle etc passen...

@Urs
Danke für den Lesestoff.



Das solche erweiterten ECC-Features mit Performanceeinbrüchen oder Speicherhalbierung einhergehen, war mir vorher klar. Da es mir nur ums grundsätzliche Verständnis und die Realisierung ging, bleiben diese beiden im Produktiveinsatz nicht unerheblichen Punkte von meiner Seite völlig unbetrachtet.
Falls da aber jemand Zahlen unter verschiedenen Plattformen oder CPU-Generationen hat, darf sie hier gerne anhängen. Das würde mich sogar freuen.

Experte
Beiträge: 1323
Registriert: 30.03.2009, 17:13

Beitragvon UrsDerBär » 13.06.2013, 13:21

Im Datenblatt von Fujitsu ist Performanc-Technisch das meiste für die E5 Generation ziemlich gut beschrieben. Irgendwo auf deren Server gibts das für ältere auch... Finden wiederum steht auf einem anderen Blatt :lol:

King of the Hill
Beiträge: 13000
Registriert: 01.10.2008, 12:54
Wohnort: laut USV-Log am Ende der Welt...

Beitragvon Dayworker » 13.06.2013, 18:52

Ich glaub schlimmer als das Sammelsorium bei HP kann auch Fujitsu nicht sein und die Hoffnung stirbt bekanntlich zuletzt...


Zurück zu „Hardware“

Wer ist online?

Mitglieder in diesem Forum: 0 Mitglieder und 1 Gast